

JTAGテストによる ARM搭載BGAデバイスのテスト事例

アンドールシステムサポート(株) / 谷口 正純

1 はじめに

昨年、ソフトバンクグループが英国 ARM Holdingsを約3.3兆円で買収したことは、世界中に大きなニュースとして取り上げられた。英国ARM社はマイクロプロセッサのコアをデザインして、ライセンスを販売している企業であるが、このニュースを受けてARMプロセッサがさらに注目を集めている。

今回は製造現場において主流となっているARMプロセッサ実装基板の検査手法について、ファンクションテストとJTAGテストの違いを紹介したい。JTAGテストが「基板テストの明るい未来」を作るきっかけになれば幸いである。

ARM Cortexプロセッサのアプリケーション用途は「A」、リアルタイム用途は「R」、MCU用途は「M」と呼ばれている。現在のARMプロセッサで主流となっているのは、ハイエンドの製品では「ARM Cortex-A9」、車載用製品では「ARM Cortex-R5」、ローエンドの製品では「ARM Cortex-M4」である。

ARM Cortex-A9プロセッサはマルチコアを構築できる構成になっており、32ビットのアーキテクチャである。プロセッサ内部のバスは、AMBA3 AXI規格で構成されている。ARMプロセッサは高機能化が進むと共に、多ピン化が進み実装テストが困難になっている。ARMプロセッサのデバッグ用には、JTAGポートが用意されている(図2)。

2 ARM プロセッサが主流に

英国ARM社では、用途に合わせた様々なARMプロセッサを発表してきた。当社のARMトレーニングテキストから抜粋した「ARMプロセッサの進化」(図1)のように、現在主流となっているのはARMv7アーキテクチャである。

3 JTAGテストとは

バウンダリスキャンテスト(以下、JTAGテスト)は、5本のJTAG信号により基板の実装状態を検査するために誕生したIEEE1149.1の標準規格である。テストクロック TCK、テストモードセレクト TMS、テストデータインプット TDI、テスト




図1 ARMプロセッサの進化




図2 ARM Cortex-A9 MPCoreの概略図



データアウトプット TDO、テストリセット TRST(オプションのためデバイスによっては、ない)の5本の信号から構成されている。この「わずか5本のJTAG信号」が実装基板テストの鍵となる。

基板上に実装されているCPU、FPGA、DSPなどの主要部品には、IEEE 1149.1 に準拠したJTAGテスト用のロジックが内蔵されている。

JTAGテストモードに移行するとCPUやFPGAのコアロジックが切り離され、PCから自由に端子をコントロールできるようになる(図3)。

JTAGテスト開発統合環境「JTAG ProVision」には、部品ライブラリが用意されており、様々なテストアプリケーション

が自動生成される機能がある。部品ライブラリは、ユーザーからの要望を受けて無償でライブラリを作成するサービスがあり、世界中のユーザーの要望に応え続けた結果、今では19万種類を超える部品ライブラリが提供されている(図4)。

JTAGテストでは、実装検査用のテストアプリケーションが半日~1日程で準備できるため、ファンクションテストと比較して劇的に準備工数を削減することができる。基板上のバウンダリスキャン対応デバイスに接続されている様々な周辺回路を動かせるため、検査範囲を大きく拡大することができる。

JTAGテスト開発統合環境「JTAG ProVision」では、次のテストアプリケーションが自動生成される(図5)。




図3 JTAGテストのイメージ

①インフラストラクチャ テスト

JTAGテストに対応したデバイス(CPU、FPGA、DSPなど)のIDコードと命令レジスタを読み、5本のJTAG信号が正常にデバイスに接続されているかを確認するテストである。このテストでは、実装されているデバイスが正しいか、誤った型番やバージョンが混入されていないかも確認することができる。

②インターコネクト テスト

JTAGテストに対応したデバイス間の結線テストである。




図4 JTAG ProVisionの部品ライブラリ




図5 自動生成されるJTAGテストアプリケーション

FEATURE

FEATURE

ファンクションテストを作らずに、JTAGテストロジックを使って信号の入出力をさせて、はんだオープン、ブリッジなどの実装不良を検出することができる。複数のCPUやFPGAが実装されている基板では、非常に有効なテスト手法である。

③ブルアップ・ブルダウン テスト

JTAGテストに対応したデバイスに接続されているブルアップ抵抗、ブルダウン抵抗の実装不良を検出することができる。「ファンクションテストが立ち上がらない基板」では、このテストで不良箇所を特定できるケースがある。

④コネクタ テスト

JTAGテストに対応したデバイスとコネクタ間のテストで、コネクタ外部にバウンダリスキャンが搭載された「デジタル入出力カスキャンモジュール DIOS」を接続することでテストを実現できる。

⑤クラスタ テスト

JTAGテストに対応したデバイスからJTAGテスト非対応のデバイス(クラスタデバイス)を動作させることで、結線をテスト行う。周辺のロジック部品やバッファ、通信ICなどの実装状態を検査できる。

⑥メモリ テスト

JTAGテストに対応したデバイスからメモリに対するリード/ライトを行うことで、JTAG対応デバイスとメモリ間の結線をテストできる。DDR3、LPDDR、SRAM、SSRAM、eMMCなど、様々なメモリ部品に対応した部品ライブラリが提供されており、メモリテスト用のアプリケーションが自動生成される。




図6 DDR3メモリとi.MX6の結線イメージ

⑦フラッシュメモリ テスト

JTAGテストに対応したデバイスからフラッシュメモリに対するリード/ライトを行うことで、フラッシュメモリ間の結線をテストできる。メモリテストのほかに、オンボードのフラッシュ書き込みを行うこともできる。

4 ARMマルチコア プロセッサ基板のテスト事例

NXP社「i.MX6シリーズ」は、車載用インフォテインメントから民生機器まで幅広く採用されているARMマルチコアのプロセッサである。様々な機能とインターフェースが搭載されており、メモリインターフェースはDDR3が主流となっている。

メモリテストを行うには、ファンクションテストプログラムを利用した方法があるが、プログラムを作成する技術者のスキルに検査の精度、合否判定基準が依存してしまう。多くの場




図7 JTAG ProVisionのライブラリ登録画面




図8 メモリテストの故障診断結果



合では、不良が見つかってでも不良個所を特定することができず、テストの精度を高めると検査時間がかかってしまうなど、ファンクションテストには課題がある。

DDR3メモリにはJTAGテストの機能がいないため、JTAGテストでは検査できないと思われることが多いが、JTAGテストに対応しているプロセッサを制御することにより、DDR3メモリのリード・ライトテストを行うことが可能となる(図6)。

JTAGテストソフトウェア「JTAG ProVision」を利用すれば、ARMプロセッサに直接接続されているメモリデバイスは、簡単な操作で自動的にメモリテスト用のテストパターンが生成される。このテストパターンには、故障解析用のアルゴリズムが含まれており、不良個所がネットまたは、デバイスの端子レベルで特定できるため、単純な合否判定だけに留まらず故障解析の用途にも活用できる。「JTAG ProVision」を導入した多くの企業ではBGA基板の実装保証ならびに、品質改善と不良廃棄基板の削減を実現している。当社のWebサイトに、導入企業の事例集を公開しているので参考にしてほしい。

ファンクションテストでメモリテストを行う場合には、ARMプロセッサのデータシートとメモリのデータシートを読み込み、メモリテストのためのプログラムを開発する必要がある。

しかし、JTAGテストによるメモリテストの準備は、「JTAG ProVision」のウィザードに従って、テスト対象の基板に実装されている部品と「JTAG ProVision」の部品ライブラリの紐づけ作業のみである(図7)。

自動生成されたメモリテスト用のアプリケーションは、実装検査用のアルゴリズムが組み込まれているため、プロセッサとDDR3メモリ間の実装不良個所を瞬時に特定できる(図8)。

メモリ部品がBGAパッケージが主流となっているが、製品の品質に直結するメモリの実装検査は必要不可欠だ。従来のX線やファンクションテストでは故障個所の特定が難しく、JTAGテストが最も効果的な検査方法となる。

5 ARMプロセッサ内蔵FPGAの事例

高性能なARMプロセッサとFPGAがワンチップとなり、カスタムSoCを柔軟に構築できるようになった。主流となっている理由は性能のみではなく、従来はCPUとFPGAを組み合わせていた製品が、ワンチップとなったことで部品点数が減り製品コストを削減できるようになったからである(図9)。

ファンクションテストで実装検査を行う場合には、テスト用のFPGAロジック設計とARMプロセッサ用のテストプログラム開発が必要となる。複雑化するインターフェースをテストするためのプログラム開発により、生産技術者の負担が増え続けている。JTAGテストでは、テストパターンが自動生成されるため、ファンクションテストの開発規模を削減したいという理由でJTAGテストを導入した企業も多い。

eMMC(Embedded Multi Media Card)は、スマートフォンやタブレットなどの記憶装置として使用されている。eMMCはJTAGテスト機能を有していないが、DDR3メモリと同様にJTAG対応デバイスであるZynqからeMMCを制御して実装検査を行うことができる(図10)。




図9 ARMプロセッサ内蔵 FPGA概略図




図10 ZynqとeMMCの接続例

6 車載用 ARMプロセッサの事例

サイプレスセミコンダクタ社「Traveo ファミリ」は、CPUコアにARM社製Cortex-R5を採用した32ビット自動車用途向けマイコンである。高速な処理性能で低消費電力動作であり、機能安全やセキュリティに対応したシステム、先進的なネットワークシステムにも対応しており、ボディ機器、クラスタ、HVAC、バッテリー 制御、HEV/HV向けのモータ制御などの様々な自動車向けアプリケーションに最適なARMマイコンである。

「Traveo ファミリ」は、QFPパッケージの部品であるが、車載用のマイコンであるため、製品の品質を向上するためJTAGテストに対応している(図11)。

JTAGテスト統合開発環境「JTAG ProVision」には、JTAGテストの他にフラッシュライター機能「Traveo Prog」があり、「Traveoファミリ」の内蔵フラッシュメモリをオンボードで書き込むことができる(図12)。




図11 Traveoファミリの写真




図12 TraveoファミリのARMコアと内蔵フラッシュ

したがって、車載機器の製造検査からフラッシュ書き込みまでを1つの工程で実現することができ、製造検査のタクトを改善できる。

7 JTAGテストとファンクションテストの違い

ファンクションテストは、各企業が製品ごとに作る独自のテスト手法である。過去の実装密度が低い基板では、単純な構成で部品点数も少なかったため、テストプログラムを簡単に短期間で開発でき、システムの機能テストを実施することができた。しかし、今日の実装基板は複雑なシステム構成であり、テストプログラムが複雑化して開発規模が膨れているのが現状である。JTAGテストとファンクションテストには3つの違いがある。

①テストの準備期間と工数

多くの企業でファンクションテストを実施しているが、実装基板のシステムが複雑化しており、ファンクションテストの開発には長い開発期間を必要としている。ファンクションテストは、故障解析の機能を付加すると、さらにプログラムが複雑化してしまい開発期間が長期化してしまう(図13)。

しかし、ファンクションテストをJTAGテストに置き換えることで、1か月ほどの開発期間から1日程度に短縮できる。

②検査範囲、合否判定が設計者への依存度

今日の急激なICの集積度増加により、基板レベルのファン




図13 ファンクションテストの課題

クシオンテストにおいても、システムレベルで遭遇する課題に直面している。プログラム設計者に依存する独自のテスト手法であるため、検査範囲や合否判定基準は設計者に依存する部分が多く残ってしまう。また、多くの場合は故障診断が非常に難しく、故障している部品やピン番号を特定するには、設計者の情報と技術スキルが必要となる。

しかし、JTAGテストでは、IEEE1149.1規格に則りテストが自動生成されるため、設計者の技術スキルに依存しないテスト環境を構築できる。

③故障解析と基板廃棄の問題

ファンクションテストは機能ごとの合否判定を目的としているため、多くの場合は故障解析の機能を有していない。故障箇所を特定するためには、技術者が回路図と測定器を頼りに故障箇所をデバッグする必要があるが、BGAパッケージが実装されている基板では、測定ポイントもなく故障箇所を特定できず、基板を廃棄している企業も多い。また、ファンクシ




図14 X線検査の画像

ンとX線検査を併用している場合には、BGAパッケージをX線検査しても、2次元のX線ではオープクラックは故障箇所を特定することが難しい(図14)。

JTAGテストでは、故障箇所が自動的に特定されるため、生産技術者ではなくても修理でき、廃棄基板を削減することができる。BGAパッケージの場合には、故障箇所の統計データを取り、製造ラインへのフィードバックができ、故障発生率を改善することができる。

8 まとめ

JTAGテストは検査治具を使わずに、ケーブル接続で開発段階から活用できる通電試験の検査ツールである。JTAGテストはコンパクトで持ち運べるツールであり、試作基板や少量多品種のデバッグや検査でも使用できる。製造段階では、ファンクションテストなど他の検査装置と結合することで、テストカバレッジを飛躍的に向上することができる。さらに、保守や故障解析の段階では、故障診断結果が電子部品のピンレベルで特定することができるため、製品の全てのライフサイクルにおいてJTAGテストを有効活用することができる(図15)。

JTAGテストを導入した企業の実績では、ファンクションテストをJTAGテストに置き換えた場合に様々な効果がでてくる。テストの準備や故障解析においては、大幅な工数を削減することができるため、製造コストの削減を実現することができる(図16)。

JTAGテストはファンクションテストでは検査できない回路を検査することができるため、コスト削減と品質向上を実現することができる検査手法である。今日のBGAパッケージや将来の高密度パッケージの実装検査に対応するJTAGテストが皆様の「基板検査の明るい未来」のヒントとなれば幸いである。




図15 JTAGテストによるコスト削減と品質向上

JTAGテスト導入による利益 (お客様の事例より)		
● テストプログラム準備時間	1 カ月	→ 1 日
● テストデバッグ時間	10 日間	→ 5 時間
● ピンカバレッジ	40%	→ 95%
● 故障切り分け時間	1 時間	→ 5 分
● テスト保守、サポート時間	30 分/月	→ 5 分/月
● 試作基板のテストカバレッジは 90% あった。		
● ピンレベルの自動故障診断により、修理時間を削減できた。		

図16 JTAGテスト導入メリット