

デジタル・ネットワークの基板テスト ～IEEE std. 1149.6～ Part.2

はじめに

前回の IEEE Std 1149.6 の説明についての記事から少し間が空いてしまいましたが、今回は続編をお届けしたいと思います。ここでは、EXTEST_PULSE 命令や EXTEST_TRAIN 命令での動作や、ドライバとレシーバの構造という点について説明いたします。

EXTEST_PULSE 命令

図 1 は EXTEST_PULSE 命令の動作タイミングとなります。




図 1. EXTEST_PULSE 命令の動作タイミング

内部 AC テスト信号は、ゲーティング信号の役割をします。

AC ピン上のデータは、関連するバウンダリスキャン・レジスタのデータ・セルからドライブされます。

EXTEST_PULSE 命令がロードされると、AC ピン・ドライバのピンは次のように振る舞います。

「Update-xR」 TAP コントローラ・ステートの TCK の立下りで、ドライバのピンはそのドライバ用のバウンダリスキャン・セル内にある値に更新されます。

「Run-Test/Idle」 TAP コントローラ・ステート後の最初の TCK の立下り で、ピン・ドライバのデータが反転(インバート)されます。

「Run-Test/Idle」 TAP コントローラ・ステート後の TCK の最初の立下り(つまり Select-DR 中)では、ドライバのピンのデータはバウンダリスキャン・レジスタ・セル内にあるオリジナルのデータ値に置き換わります。

すなわち、ネット上(信号線上)にドライブされるデータは、次のようになります。

X(ドントケア)-D(データ)-I(インバート)-D(データ)



アンドールシステムサポート株式会社
ANDOR SYSTEM SUPPORT CO.,LTD.

ーお問い合わせー

アンドールシステムサポート株式会社
システムセールス&エンジニアリング部
JTAG ソリューションセンター
Tel: 03-3450-7201 E-mail: jtag@andor.jp

このように、実際はネット上にドライブされたデータの反転データのパルスとなります。

パルス幅は「RTI」 TAP コントローラ・ステートの経過時間と同じとなります。

「RTI」 TAP コントローラ・ステートが入力されない場合、パルスは生成されず、AC ピンの出力は EXTEST 命令と同じように振る舞います。

EXTEST_TRAIN 命令

図 2 は EXTEST_TRAIN 命令の動作タイミングになります。




図 2. EXTEST_TRAIN 命令の動作タイミング

内部 AC テスト信号は、ゲーティング信号の役割をします。

EXTEST_TRAIN 命令がロードされると、AC ピン・ドライバは次のように振る舞います。

「Update-xR」 TAP コントローラ・ステート の TCK の立下りエッジで、ドライバのピンはそのドライバ用のバウンダリスキャン・データ・セル内にある値に更新されます。

「RTI」 TAP コントローラ・ステートの最初の TCK の立下りエッジで、ドライバのピンのデータが反転(インバート)されます。

「RTI」 TAP コントローラ・ステートの TCK 立下り後で、ドライバのピンのデータがトグルされます。

「RTI」 TAP コントローラ・ステート後の TCK の最初の立下り(つまり select-DR 中)で、ドライバのピンのデータはバウンダリスキャン・レジスタ・セル内にあるオリジナルのデータ値へ置き換わります。

ネット上にドライブされるデータ・シーケンスは、次のとおりです。

X(ドントケア) - D(データ) - I(インバート) - - D(データ) - I(インバート) - D(データ)

； RTI にいる間 TCK の立下り数が奇数の場合

X(ドントケア) - D(データ) - I(インバート) - - D(データ) - I(インバート) - D(データ) - D(データ)

； RTI にいる間 TCK の立下り数が偶数の場合


結果は、このようにネット上にドライブされる連続パルスになります。

各パルス・サイクルは TCK の 2 サイクル分の幅です。

「RTI」 TAP コントローラ・ステートが入力されない場合、連続パルスは生成されず、AC ピンの出力は EXTEST 命令と同じように振る舞います。

レシーバでの波形推移の検知

図 3 は、レシーバでの波形推移のタイミングになります。



EXTEST_PULSE 命令もしくは EXTEST_TRAIN 命令がロードされると、テスト・レシーバの入力から取り込まれた AC 信号の波形推移を検知し、これがロジック“0”あるいはロジック“1”を表わすかどうかを決めます。

High から Low までの信号の推移は、ロジック“0” (↘ S = “0”)として格納されます。

また、Low から High までの信号の推移は、logic “1” (↗ S = “1”)として格納されます。

EXTEST_TRAIN 命令がロードされた場合のネット上のデータ・シーケンス：

X(ドントケア) - D(データ) - I(インバート) - - D(データ) - I(インバート) - D(データ)

； RTI 間の TCK の立下り数が奇数の場合

次のようにみなされるでしょう

for D = 0: ? 1 0 0 1 0 → 最後の値= “0”がストアされます
 for D = 1: ? 0 1 1 0 1 → 最後の値= “1”がストアされます

データ・シーケンス期間:

X(ドントケア) – D(データ) – I(インバート) – – D(データ) – I(インバート) – D(データ) – D(データ)
 ; RTI 間の TCK の立下り数が偶数の場合

次のようにみなされるでしょう

for D = 0: ? 1 0 0 1 0 0 → 最後の値= “0”がストアされます
 for D = 1: ? 0 1 1 0 1 1 → 最後の値= “1”がストアされます

したがって、ドライバが“1”をドライブする場合は、最後の値として“1”がストアされ、レシーバは“1”をセンスします。また、ドライバが“0”をドライブする場合は、最後の値として“0”がストアされ、レシーバは“0”をセンスすることになります。

一般的な AC ピン・ドライバの構造

図 4 は、一般的な AC ピン・ドライバを図示したものとなります。




図 4. 一般的な AC ピン・ドライバ構造

ピン・ドライバは、Dot1 バウンダリスキャン・レジスタ・セル(この例における BC_1)とテスト・データ・パス中の追加のマルチプレクサーに一致します。

この追加のマルチプレクサーで EXTEST 命令がロードされた場合、アップデート・レジスタの内容がピンに転送

されます。

EXTEST_PULSE 命令もしくは EXTEST_TRAIN 命令がロードされた場合、(AC モード)ピンは、アップデート・レジスタと AC テスト信号および X-OR(排他的論理和)によって制御されるような、その逆の値の内容がピンにトグルされます。(その後、AC テスト信号を備えた排他的論理和ゲートによって調整されたアップデート・レジスタの内容がピンに転送されます。)

単一の AC テスト信号ジェネレータだけがチップに必要です。

AC テスト信号はチップ中のすべての AC ドライバに配布されます。

テスト・レシーバ・モデルの構造

ピン・レシーバは、図 5 のようにテスト・レシーバと結合した Dot1 バウンダリスキャン・セルから成ります。




図 5. 一般的な AC ピン・ドライバー構造

図の上側の非同期セット/リセット・フリップ・フロップは、最後の有効な入力推移の値を保持します。

図の下側の非同期セット/リセット・フリップ・フロップは、フリップ・フロップのための有効な入力があり、クリアがアクティブでないときは、いつでもセットされます。

フリップ・フロップのクリアは TAP コントローラ・ステートおよび選択された EXTEST タイプ命令に依存します。

クリアされた場合、このフリップ・フロップはキャプチャ・フリップ・フロップに自分のステートを取り返させます。

セットされた場合、キャプチャ・フリップ・フロップは、その上部の非同期のセット/リセット・フリップ・フロップより



値を捕らえます。

まとめ

以上、IEEE Std 1149.6 の説明について簡単に概要を書いてみました。

新しい規格には積極的に取り組んでいる National Semiconductor 社では、2004 年に 1.5Gbps 2×2 LVDS クロスポイント・スイッチ SCAN90CP02 を世界発として発売しました。

また、Texas Instrument 社など各社で IEEE Std 1149.6 対応の LVDS のバッファなどをリリースしています。

さらに、FPGA でメジャーな ALTERA 社では「Stratix V」、「Cyclone IV」、「Arria II GX」のデバイスで IEEE Std 1149.6 に対応しており、専用の BSDL ファイルをホームページ上で公開しています。

このように、IEEE Std 1149.6 による AC テストは、今後も必須の技術として採用されていくのではないのでしょうか？

JTAG Technologie 社のツールでは IEEE Std 1149.6 のテストに標準で対応していますので、この機会にご使用されてみてはいかがでしょうか？

＜山田 実＞