システムに挑戦する アンドールシステムサポート株式会社

MENU

JTAG テストとは?

JTAGテストとは?

JTAGテストの仕組みが3分弱で分かるの紹介動画です。

JTAGとは?

  • 高密度実装のテストクライシスを解決するために考案された新しいテスト手法です。
    (バウンダリ・スキャン・アーキテクチャ)
  • このIEEE 1149.1規格をバウンダリスキャン又はJTAGと呼びます。
  • JTAG (Joint Test Action Group) は、規格を推進したグループ名です。
jtag_package

JTAGテストは何ができる?

デバイスのパッケージに影響を受けないボード全体の実装検査を実現します。
(BGAパッケージやCSPパッケージの実装検査も可能)

  • ネットレベルの故障解析
  • 故障箇所の部品名及びピン番号の特定
  • オンボードプログラミング
jtag_inter

JTAGテストには何が必要?

  • ネットリスト(回路図CADから生成した基板製造時のネットリスト)
  • 部品表(部品の実装状況、部品のメーカ、型番が記載された部品表)
  • BSDLファイル(デバイスメーカのホームページより入手可能)
  • JTAGテストツール
    • JTAG統合開発ツール ->「JTAG ProVision」にて テストコードを自動生成!!
    • JTAG実装デバッグ支援ツール ->「JTAG Live」にて 実装デバッグを支援!!
jtag_system

JTAGの仕組み

JTAGテストは、デバイス内部の本来のコア・ロジックと各ピンの間にテスト・プローブと等価な働きをするセルと呼ばれるレジスタを配置し、これを結合してシフトレジスタを構成。

このシフトレジスタを制御することによりテストデータの入力と、これに対するレスポンスによりテストを実行します。デバイス内部の境界をテストデータがスキャニングすることから、バウンダリスキャン・アーキテクチャと呼ばれます。

  • JTAG TAP 信号(Test Access Port)
  • TDI (Test Data Input): テストデータの入力
  • TDO (Test Data O>utput): テストデータの出力
  • TMS (Test Mode Select): JTAGの動作選択
  • TCK (Test ClocK): テストクロック
  • TRST (Test ReSeT): JTAG機能のリセット(※Option端子)
bsdev

データレジスタには、コアロジックと入出力ピンの境界に配置されたバウンダリスキャン・レジスタ、TDIOピンからTDOピンへバイパスさせる経路であるバイパスレジスタ、およびその他のデータレジスタによって構成されます。

その他のレジスタはオプションであり、例えばデバイスの型式やデバイスメーカーを識別するためのIDCODEレジスタなどがあります。

TDIから入力されたデータがインストラクション・レジスタに格納され、デコードされた結果としてデータレジスタが選択されます。

TAP(Test Access Port)コントローラは、16種の状態を有するステートマシンであり、TMSおよびTCK信号により遷移し、データレジスタやインストラクション・レジスタおよびマルチプレクサなどを制御してJTAG機能を実現します。

JTAGテスト

JTAGテスト

お知らせ

PAGETOP