サポート

JTAGテスト/バウンダリスキャン、別名 IEEE Std 1149.1 を使用した構造テストの世界では目を見張るものがあります。多くの電子アセンブリには、十分に使用されていないか、まったく使用されていない JTAG/バウンダリスキャンテスト回路がすでに組み込まれています。

このウェビナーは、テストおよび開発エンジニアに、この組み込みのテストおよびデバイス プログラミング機能の可能性を知らせることを目的としています。

以下に関するセクションが含まれます。

– デバイスレベルのテクノロジー * EXTEST およびその他の命令
– ボードレベルのテストおよびプログラミングの可能性
– テスト生成のオプション
– ハードウェア コントローラー オプション

こちらは、最初のウェビナー「バウンダリースキャンの概要」の続編です。

特徴:
– さまざまな JTAG テスト アプリケーションの自動生成 (ATPG とスクリプト)
– 結果の分析

このウェビナーでは、コーディングなしで効果的なバウンダリスキャンボード (PCBA) テストを生成する方法について説明します。さまざまな種類のテストについて説明し、これらのテストを自動的に生成するプロセスを示します。

JTAG/バウンダリスキャンロジックは、数千もの電子回路設計に組み込まれている今日の IC の多くに存在します。このロジックを最大限に活用すると、設計のデバッグ中、製造テスト中、およびフィールド サービスに至るまでの費用が節約されます。

このウェビナーでは、バウンダリスキャン/JTAG を使用したテスト向けデザインのトピックを紹介し、基本的な要件と回避すべき落とし穴のいくつかに焦点を当てます。

JTAG ProVision には、Visualizer のグラフィカル表示オプションと連携して機能する、強力な「テスト容易性」および障害検出レポートジェネレーターが含まれています。やり方を学ぶ：

* PCBA の障害カバレッジ テーブルを生成し、その意味を解釈
* レポートをエクスポートし、カバレッジを回路図またはレイアウト図にオーバーレイ
* サードパーティのテストシステムからデータをインポート
* JTAG 機能テストからカバレッジ情報を追加

このウェビナーは、テストおよび開発エンジニアに、JTAGのフォルトカバレッジ分析ツールを使用してこのテスト方法の有効性を評価する方法を知らせることを目的としています。これは、テストポイントの削減に役立ち、PCBA の複数のテスト戦略をサポートするレジームの重複を減らすことができます。

ProVision の AEX Manager を使用したテスト/プログラミング シーケンスのセットアップ すべての ProVision プラットフォームおよび生成スイートに含まれるこの包括的なツールの概要

に関するセクションが含まれます

* 単純なシーケンス
* 条件分岐コントロールの使用
* 終了コードを使用した JFT アプリケーションの処理
* シーケンス内での外部プログラムの起動

このウェビナーは、テストおよび開発エンジニアに、効果的なテストと ISP シーケンスを設定し、将来の分析のために結果を保存する方法を知らせることを目的としています。

このライブウェビナーが開催されました。このウェビナーの録画を表示するには、「視聴」をクリックしてください

TAG テストはバウンダリ スキャン (IEEE Std 1149.1) と同義です。しかし、JTAG ポートを備えたすべてのデバイスがバウンダリ スキャンをサポートしているわけではなく、一部の信号ピンへのアクセスが制限されているデバイスもあります。また、今日のマイクロに内蔵されている ADC や DAC などのアナログ機能へのアクセスはどうなるのでしょうか?

このウェビナーでは、JTAG Technologies社 CoreCommander 機能を使用して、ボードレベルのテストなどでマイクロのコア (Arm、TriCore、MIPS など) のパワーを活用する方法について説明します。

このライブウェビナーが開催されました。このウェビナーの録画を表示するには、「視聴」をクリックしてください

Python などのスクリプト システムを使用して、ボード (PCBA) の潜在的なアセンブリ問題に対処するための強力なテスト プログラムを生成する方法。

– 背景と「従来の」JTAG テストとの比較。
– 利用可能な API
– JFT コード化された例

このウェビナーでは、シンプルなツールと使い慣れた言語を使用して効果的なバウンダリスキャンボード (PCBA) テストを生成する方法について説明します。

デバイスの「システム内」プログラミング JTAG/バウンダリスキャン、または IEEE Std 1149.1 についての洞察。

多くの電子アセンブリには、ボード テスト用の JTAG/バウンダリスキャン回路がすでに組み込まれていますが、これは生産構成や設計のフィールド アップデートによく使用されることをご存知ですか?

以下に関するセクションが含まれます。

– 直接プログラミングと間接プログラミング
– フラッシュ デバイスのプログラミング
– PLD とマイクロ

このウェビナーは、プリント基板（PCB）アセンブリに既に実装されているデバイスをプログラムするために JTAG/バウンダリ スキャンがどのように使用されるかをテストおよび開発エンジニアに知らせることを目的としています。

JTAG/バウンダリスキャン フォルトカバレッジ解析の概要次のような特徴があります。

* アクセシビリティを公開するための無料および低コストのツール
* 正確なネットレベル分析のための高度なツール
* 故障検出結果の提示

フォルトカバレッジ分析は、テスト設計 (DFT) プロセスの重要なステップであり、設計チームのワークロードの不可欠な部分でもあります。回路図の入力段階でカバレッジの問題を早期にフィードバックすることで、市場投入までの時間が長くなり、結果として製品寿命全体にわたる収益性が大幅に低下する可能性がある、後の段階でのコストのかかる再スピンを回避できます。