JTAGテストとは？

• 高密度実装のテストクライシスを解決するために考案された新しいテスト手法です。
  （バウンダリ・スキャン・アーキテクチャ）
• このIEEE 1149.1規格をバウンダリスキャン又はJTAGと呼びます。
• JTAG (Joint Test Action Group) は、規格を推進したグループ名です。

JTAGテストはBGAパッケージや、CSPパッケージが実装された基板上で、端子がデバイスと基板の裏側に、隠れてしまうため、従来のプローブで端子を当たるICTや外観検査装置では実装不良を検出することができない場合でも、問題なく実装検査を実現できる手法です。

• 実装基板の合否判定

• ネットレベルの故障解析

• 故障箇所の部品名及びピン番号の特定

• オープン故障の診断結果

• ショート故障の診断結果

• オンボードプログラミング
• 外付けFlashメモリ
• マイコン内蔵オンチップFlashメモリ
• cPLD/FPGA

• ネットリスト（回路図CADから生成した基板製造時のネットリスト）
• 部品表（部品の実装状況、部品のメーカ、型番が記載された部品表）
• BSDLファイル（デバイスメーカのホームページより入手可能）
• JTAGテストツール
  
  • JTAG統合開発ツール ->「JTAG ProVision」にて テストコードを自動生成！！
  

JTAGテストは、デバイス内部の本来のコア・ロジックと各ピンの間にテスト・プローブと等価な働きをするセルと呼ばれるレジスタを配置し、これを結合してシフトレジスタを構成。

このシフトレジスタを制御することによりテストデータの入力と、これに対するレスポンスによりテストを実行します。デバイス内部の境界をテストデータがスキャニングすることから、バウンダリスキャン・アーキテクチャと呼ばれます。

• JTAG TAP 信号（Test Access Port）
• TDI (Test Data Input)： テストデータの入力
• TDO (Test Data O>utput)： テストデータの出力
• TMS (Test Mode Select)： JTAGの動作選択
• TCK (Test ClocK)： テストクロック
• TRST (Test ReSeT)： JTAG機能のリセット（※Option端子）

データレジスタには、コアロジックと入出力ピンの境界に配置されたバウンダリスキャン・レジスタ、TDIOピンからTDOピンへバイパスさせる経路であるバイパスレジスタ、およびその他のデータレジスタによって構成されます。

その他のレジスタはオプションであり、例えばデバイスの型式やデバイスメーカーを識別するためのIDCODEレジスタなどがあります。

TDIから入力されたデータがインストラクション・レジスタに格納され、デコードされた結果としてデータレジスタが選択されます。

TAP(Test Access Port)コントローラは、16種の状態を有するステートマシンであり、TMSおよびTCK信号により遷移し、データレジスタやインストラクション・レジスタおよびマルチプレクサなどを制御してJTAG機能を実現します。