皆さまの製品基板の主要部品であるCPU･FPGA･DSP･DDRメモリは、BGAパッケージが主流となっており、製品の高機能化、小型化を実現するためには、0.4mmの狭ピッチのBGAを使用する必要性が増しています。
0.4mmピッチのBGA実装は不良発生率が高くなり、これまでBGA実装不良を経験していなかった企業でも、実装不良が多発して重大な問題となっています。
しかし、BGA基板のテスト、不良解析は、１つの検査機で解決することは困難であり、この課題を解決するためには、JTAGテストの活用がカギとなります。
本フォーラムでは、JTAGテストの動向とBGA基板検査の課題と解決策となる最新情報をご紹介します。
- 開催日
-
【東京 会場】 ：2019年7月3日 水曜日 13:30 -17:00
【名古屋 会場】：2019年7月5日 金曜日 13:30 -17:00
【大阪 会場】 ：2019年7月9日 火曜日 13:30 -17:00 - 参加費：
- 無料でご参加いただけます。
- JTAGフォーラム2019のお申し込みはこちら
JTAGフォーラム2019 プログラム
1. JTAGテスト技術 と 実装検査の「いま」
～0.4mm/0.5mmピッチ BGAの実装不良問題とは～
- 実装検査の「いま」とBGA実装検査の課題
- DIP部品の実装不良をJTAGテストで解決
- JTAGテストのテストコード自動生成と実行、故障診断
- I/OのテストをJTAGテストでカバーする方法
2. 国内10社の事例にみるJTAGテストの活用と効果
～事例にみるBGA検査の「課題」と「解決策」～
国内の開発現場、製造現場で起きている問題とJTAGテストによる課題解決を10社のJTAGテスト導入事例でご紹介します。
- 開発現場でJTAGテストを活用したメリットとデメリット
- 製造現場でJTAGテストを活用して検査コストを削減
- BGA実装不良の故障解析の課題解決策
3. JTAGテストによる基板検査の「みらい」
～JTAGテスト規格 IEEE1149の進化とツールの進化～
JTAGテストの規格は、電子基板の高機能化と共に進化しています。 基板検査の「みらい」とJTAGテストの活用方法をご紹介します。
- 最新のメモリとJTAGテストによるテスト事例
- 偽造部品の問題とJTAGテストの活用方法
- JTAGテスト規格とテストツールのロードマップ
アンドールのスタッフをはじめ、JTAGテストの第一人者であるオランダ JTAG Technologies社 社長Peter van den Eijnden 氏が来日し最新のロードマップを発表します。
JTAGバウンダリスキャンを活用されるお客様との情報交換の機会としてもご活用ください。
東京会場
- 開催日時：
- 2019年7月3日 水曜日 13:30 -17:00（13:00より受付）
- 会場名：
- グランパークカンファレンス 401ホール
- 住所：
- 東京都港区芝浦3-4-1 グランパークプラザ
- 最寄駅：
- JR 「田町駅」より徒歩5分
地下鉄都営浅草線・三田線「三田駅」より徒歩7分
名古屋会場
- 開催日時：
- 2019年7月5日 金曜日 13:30 -17:00（13:00より受付）
- 会場名：
- ウインクあいち （愛知県産業労働センター）13階 1301
- 住所：
- 愛知県名古屋市中村区名駅4丁目4-38
- 最寄駅：
- 名古屋駅（JR・地下鉄・名鉄・近鉄）より
JR名古屋駅桜通口から ミッドランドスクエア方面 徒歩5分
ユニモール地下街 5番出口 徒歩2分
大阪会場
- 開催日時：
- 2019年7月9日 火曜日 13:30 -17:00（13:00より受付）
- 会場名：
- 梅田センタービル 16F C+D会議室
- 住所：
- 大阪府大阪市北区中崎西2-4-12
- 最寄駅：
- JR「大阪駅」 御堂筋口より徒歩10分
地下鉄「梅田駅」 「東梅田駅」より 徒歩7分
阪急「梅田駅」 茶屋町口から徒歩5分
阪神「梅田駅」より徒歩9分
