JTAGとは
- 高密度実装のテストクライシスを解決するために考案された
新しいテスト手法（ﾊﾞｳﾝﾀﾞﾘｽｷｬﾝ・ｱｰｷﾃｸﾁｬ） - この規格をバウンダリスキャン又はJTAGと呼びます
- JTAG（Joint Ｔest Action Group）は、規格を推進したグループ名
JTAGテストはなにができる？
- ネットレベルの故障解析
- 故障箇所の部品名及びピン番号の特定
- オンボードプログラミング
JTAGテストは何が必要？
- パソコン
- JTAG統合開発ツール（ソフトウェア）
- JTAGコントローラ（ハードウェア）
JTAGテストコード生成に準備するもの
- ネットリスト（回路図CADから生成した基板製造時のネットリスト）
- 部品表（部品の実装状況、部品のメーカ、型番が記載された部品表）
- BSDLファイル（デバイスメーカのホームページより入手可能）
⇒JTAG統合開発ツール 「JTAG ProVision」にてテストコードを自動生成！！
JTAGの仕組み
JTAGテストは、デバイス内部の本来のコア・ロジックと各ピンの間にテスト・プローブ
と等価な働きをするセルと呼ばれるレジスタを配置し、これを結合してシフトレジスタを
構成。
このシフトレジスタを制御することによりテストデータの入力と、これに対するレスポンス
によりテストを実行します。デバイス内部の境界をテストデータがスキャニングすること
から、バウンダリスキャン・アーキテクチャと呼ばれます。
JTAG TAP信号（Test Access Port）
- TDI（Test Data Input)： テストデータの入力
- TDO(Test Data Output)： テストデータの出力
- TMS(Test Mode Select)： JTAGの動作選択。
- TCK(Test ClocK)： テストクロック
- TRST(Test ReSeT)： JTAG機能のリセット（※Option端子）
データレジスタには、コアロジックと入出力ピンの境界に配置されたバウンダリスキャン
・レジスタ、TDIOピンからTDOピンへバイパスさせる経路であるバイパスレジスタ、
およびその他のデータレジスタによって構成されます。
その他のレジスタはオプションであり、例えばデバイスの型式やデバイスメーカーを識
別するためのIDCODEレジスタなどがあります。
TDIから入力されたデータがインストラクション・レジスタに格納され、デコードされた結
果としてデータレジスタが選択されます。
TAP(Test Access Port)コントローラは、16種の状態を有するステートマシンであり、
TMSおよびTCK信号により遷移し、データレジスタやインストラクション・レジスタおよび
マルチプレクサなどを制御してJTAG機能を実現します。